大师高级课程系列之

“High-Performance Low-Power PLL and SERDES Design”

2016年6月06-07日 | 上海 

一、为什么参加：

向大师拉扎维教授学习PLL和SerDes的设计，拉扎维教授的优秀教学技巧及先进技术深厚知识会有条不紊地提升你对当前半导体行业热点课题的理解。

To learn PLL and SERDES design from the master. Razavi’s outstanding teaching techniques and his deep knowledge of the state of the art will methodically elevate your understanding of these hot topics in today’s semiconductor industry.

二、谁应该参加：

参加本课程需要具备基本的模拟电路知识，对PLL和SerDes感兴趣的设计工程师，设计经理，在校的高年级本科生、研究生等。 

Advanced undergraduate or graduate students and practicing engineers who wish to develop a solid knowledge of PLLs and SERDES. A basic understanding of analog circuits is assumed.

三、课程安排

课程时间：2016年06月06—07日（2天）

报到注册时间：2016年6月06号，上午8:30-9:00

课程地点：国际人才城酒店1楼多功能【上海市张江高科技园区科苑路1500号（近张衡路）】

四、课程注册费用

课程注册费用4200元/人（含授课费、场地租赁费、资料费、课程期间午餐），学员交通、食宿等费用自理（报名回执表中将提供相关协议酒店信息供选择）。

4人以上团体报名优惠可协商；

优惠折扣：在校学生注册费用3200元/人；

五、报名方式

请各单位收到通知后，积极选派人员参加。报名截止日期为2016年05月27日,请在此日期前将报名回执表发送Email或者传真至：

邮件：steven.yu@lynneconsulting.com

传真: 021-3327-5892

报名咨询电话：021-51096090

六、课程具体安排

第一天课程：2016年06月06日（9:00-17:00）

1、电荷泵锁相环基本概念/ Fundamental Charge-Pump PLL Concepts：

基本架构，相位和频率锁定，环路动态特性，缺陷的影响；

Basic architecture, phase and frequency locking, loop dynamics, effect of imperfections

2、全数字锁相环/ All-Digital PLLs：

基本架构，优点和缺点，时间数字转换器设计，相位噪声的制定，最先进技术设计实例；

Basic architecture, advantages and disadvantages, time-to-digital converter design, phase noise formulation, examples of state of the art

3、数字控制振荡器/ Digitally-Controlled Oscillators:

数字调谐环和LC振荡器，调谐分辨率和相位噪声之间的权衡，最先进技术设计实例；

Digital tuning of ring and LC oscillators, trade-offs between tuning resolution and phase noise, examples of the state of the art

第二天课程：2016年06月07日（9:00-17:00）

4、数据及时钟恢复电路设计/ CDR Design：

NRZ数据时钟恢复问题，鉴相器的拓扑结构，CDR架构，抖动特性，最先进技术案例研究；

Problem of clock recovery from NRZ data, phase detector topologies, CDR architectures, jitter characteristics, state-of-the-art case studies

5、判决反馈均衡器/ Decision-Feedback Equalizers:

判决反馈均衡器构架分析与设计，半速率，Quarter速率，非回旋式判决反馈均衡器，最先进技术案例研究；

Analysis and design of DFE architectures, half-rate,quarter-rate, unrolled DFEs, state-of-the-art case studies

6、线性均衡器/ Linear Equalizers:

连续时间线性均衡器基本设计原则，功率增益带宽权衡，连续时间线性均衡器拓扑结构；

Fundamental CTLE design principles, power-bandwidth-gain trade-offs, CTLE topologies

7、发射机设计/ Transmitter Design:

基本构架，多路复用器和前项均衡器设计，最先进技术案例研究；

Basic architecture, multiplexer and FFE design, state-of-the-art studies

七、教授简介

毕查德.拉扎维教授于1985年在沙里夫理工大学的电气工程系获得理学学士学位，并分别于1988年和1992年在斯坦福大学电气工程系获得理学硕士和博士学位。他曾在AT&T贝尔实验室工作，随后又受聘于Hewlett-Packard实验室，直到1996年为止。1996年9月，他成为加利福尼亚大学洛杉矶分校的电气工程系副教授，随后晋升为教授。目前他从事的研究包括无线收发、频率合成，高速数据通信及数据转换的锁相和时钟恢复。他出版了150多篇论文和七本书，并获得了他的研究、教学和作者的众多奖项。
1992年至1994年毕查德.拉扎维教授于普林斯顿大学担任助教，1995年于斯坦福大学担任助教。1993年至2002年，毕查德.拉扎维教授服务于国际固态电路协会ISSCC（International Solid-State Circuits Conference），1998年至2002年，服务于超大规模集成电路论坛。同时担任IEEE固态电路、IEEE电路及系统、高速电子等刊物特约编辑。

毕查德.拉扎维教授与1994年因为卓越的编辑能力获ISSCC的Beatrice奖，1994年在欧洲固体电子会议上获最佳论文奖，1995年和1997年ISSCC的最佳专题小组奖，1997年TRW创新教学奖，1998年IEEE定制集成电路会议最佳论文奖，2001年度 McGraw-Hill第一编辑奖， 2001年获得ISSCC的Jack Kilby杰出学生论文奖和卓越的编辑能力的Beatrice奖，2006年获得洛克希德马丁优秀教学奖，2007年获得UCLA教员教学奖，2009、2012年获得CICC最佳邀请论文奖，2012、2015年获得超大规模集成电路会议最佳学生论文奖及2013年CICC最佳论文奖，2012年, 毕查德.拉扎维教授由于在固态电路领域做的突出贡献被IEEE固态电路协会授予Donald O. Pederson奖。Donald O. Pederson 奖是IEEE 固态电路的一个技术领域奖，该奖每年由IEEE 固态电路委员会颁发给那些“对固态电路领域有突出贡献”的人，2014年获得美国工程教育学会PSW教学奖。

毕查德.拉扎维教授同时也被评为国际固态电路会议（ISSCC）50年以来排名前10位的作者之一。他是IEEE著名讲师、特别会员。

八、组织单位（排序不分先后）

---

附件下载：

---